Le tableau suivant décrit les codes du POST, répertoriés dans l'ordre dans lequel ils sont générés. Les codes du POST s'affichent sous forme de chaînes à quatre chiffres correspondant au résultat à deux chiffres du port d'E/S principal (80) et au résultat à deux chiffres du port d'E/S secondaire (81). Dans les codes du POST répertoriés ci-après, les deux premiers chiffres sont fournis par le port 81 et les deux derniers, par le port 80.
Code du Post |
Description |
---|---|
D0 |
Initialisation rapide du BSP (Early Boot Strap Processor, processeur d'initialisation rapide) : mise à jour d'un microcode, fréquence et autre initialisation cruciale de la CPU. Initialisation rapide du chipset terminée. |
Avant D1 |
Initialisation rapide du chipset terminée. Initialisation rapide de la carte Super I/O terminée, HTR et contrôleur du clavier inclus. La NMI est désactivée. |
D1 |
Initialisation rapide de la carte Super I/O terminée, HTR et contrôleur du clavier inclus. À ce stade, le port série est activé si vous en avez besoin pour effectuer un débogage. La NMI est désactivée. Effectuez un test BAT sur le contrôleur du clavier. Enregistrez la valeur CPUID d'allumage dans le CMOS de travail. Passez en mode plat avec une limite de 4 Go et l'option GA20 activée. |
D2 |
Vérifiez la somme de contrôle des blocs d'initialisation. Le système s'éteint si la somme de contrôle est incorrecte. |
Avant D3 |
HT définit la fréquence et la longueur des liens par rapport à leur valeur finale. Une réinitialisation à chaud est générée pour permettre l'application des largeurs et des fréquences de lien HT finales (optimales). |
D3 |
Désactivez le CACHE avant la détection de la mémoire. Exécutez le module de mise à l'échelle de la mémoire saturée. Si le module de mise à l'échelle de la mémoire n'est pas exécuté, lancez le rafraîchissement de la mémoire et effectuez une mise à l'échelle dans le code des blocs d'initialisation. Effectuez une initialisation du chipset supplémentaire. Réactivez le CACHE. Vérifiez que le mode plat est activé. |
07 |
Formation DQS de la mémoire et initialisation ECC de la DRAM. Premier nettoyage de la mémoire après l'activation ECC. Définissez le taux de nettoyage ECC final en fonction de la valeur sélectionnée dans le menu de l'utilitaire Setup du BIOS. |
D4 |
Testez la mémoire de base de 512 Ko. Ajustez les stratégies et placez 8 Mo en mémoire cache. Définissez la pile. |
D5 |
Le code des blocs d'initialisation est copié de la mémoire morte vers une mémoire système inférieure et le contrôle lui est attribué. Le BIOS s'exécute maintenant en dehors de la mémoire vive. Copie le code comprimé des blocs d'initialisation dans la mémoire dans des segments de droite. Copie le BIOS de la mémoire morte vers la mémoire vive afin d'accélérer l'accès. Effectue une somme de contrôle du BIOS principal et met à jour le statut de récupération en fonction du résultat. |
D6 |
La méthode combinaison de touches et la méthode spécifique à l'OEM sont toutes deux contrôlées afin de déterminer si la récupération du BIOS est forcée. Si la récupération du BIOS s'avère nécessaire, le contrôle passe au point de contrôle E0. |
D7 |
Replacez la valeur CPUID dans le registre. Le module d'interface Bootblock-Runtime est copié vers la mémoire système et le contrôle lui est attribué. Déterminez si l'exécution d'un flash série est nécessaire. |
D8 |
Le module Runtime est décomprimé en mémoire. Les informations CPUID sont stockées en mémoire. |
D9 |
Stockez le pointeur Uncompressed pour un usage ultérieur dans PMM. Copie du BIOS principal en mémoire. Laisse toutes les mémoires vives inférieures à 1 Mo de lecture-écriture, en incluant les zones fantômes E000 et F000 mais en excluant la SMRAM. |
DA |
Replacez la valeur CPUID dans le registre. Donnez le contrôle au POST du BIOS. |
03 |
Initialisation globale avant l'exécution du POST du BIOS. Donnez aux variables BDA (BIOS Data Area, plage de données du BIOS) leurs valeurs par défaut. Initialisez les variables des données du POST. La NMI, la parité et la vidéo pour les contrôleurs de l'EGA et du DMA, sont désactivées. |
4203 |
Initialisation rapide de South bridge - Initialisez les plages de décodage d'E/S de South Bridge. |
5003 |
Code de l'initialisation rapide de l'OEM - Annulez les mots de passe superviseur/utilisateur si le cavalier est défini. |
6003 |
Initialisation rapide de HyperTransport - Initialise les registres d'optimisation du pointeur FIFO de HyperTransport. Recherche toute attaque de type Sync Flood de HyperTransport et signale l'erreur. |
04 |
Contrôle l'octet de diagnostic du CMOS pour déterminer si l'alimentation par batterie et la somme de contrôle du CMOS sont correctes. Vérifiez manuellement la somme de contrôle du CMOS en consultant la zone de stockage. Si la somme de contrôle du CMOS est incorrecte, mettez le CMOS à jour à l'aide des valeurs de mise sous tension par défaut et annulez les mots de passe. Initialise le registre de statut A. Initialise les variables de données en fonction des questions de configuration du CMOS. Initialise les deux PIC compatibles 8259 du système |
05 |
Initialise le matériel de contrôle des interruptions (en général PIC) et le tableau des vecteurs d'interruptions. |
06 |
Initialise l'horloge 8254 - Effectue un test L/E sur le registre de comptes CH-2. Initialise CH-0 en tant qu'horloge système. Installe le gestionnaire POSTINT1Ch. Active IRQ-0 dans PIC pour interrompre l'horloge système. Déroute le vecteur INT1Ch vers "POSTINT1ChHandlerBlock". |
8601 |
Initialise l'interface BMC. Désactive l'horloge chien de garde BMC. Initialise l'horloge du journal des événements système BMC à l'heure définie sur l'horloge HTR. |
DEB4 |
Vérifie que la zone BMC Event Log est valide/saturée et affiche une erreur si elle n'est pas valide ou est saturée. |
08 |
Désactive la mémoire cache de toutes les CPU |
C0 |
Initialisation rapide de la CPU – Initialisation de l'APIC local |
C1 |
Configure les informations du BSP |
C2 |
Configure le BSP pour le POST. Ceci inclut le calcul de la fréquence, le chargement du microcode du BSP et l'application de la valeur demandée par l'utilisateur pour la question de configuration de la génération de rapports d'erreurs GART. |
C3 |
Solutions d'errata appliquées au BSP |
C5 |
Énumère et configure les processeurs d'application. Ceci inclut le chargement du microcode et les solutions d'errata. |
C6 |
Réactive la mémoire cache du BSP et applique au BSP, le cas échéant, les solutions d'errata. En cas de modifications d'instructions de CPU divergentes, les erreurs sont détectées puis consignées et une fréquence commune à toutes les CPU est recherchée puis appliquée. REMARQUE : les AP sont placés en état CLI - HLT. |
0B |
Détecte la présence d'une souris PS/2. |
0C |
Détecte la présence d'un clavier connecté au port KBC. |
0E |
Test et initialisation de divers périphériques d'entrée. Également, mise à jour des variables de noyau. Déroute le vecteur INT09h de façon à ce que le gestionnaire INT09h du POST obtienne le contrôle de IRQ1. Décomprime tous les modules de langue, Logo BIOS et Logo Silent. |
13 |
Initialise les registres PM et le registres PM PCI au début du POST. Initialise une passerelle multihôte si le système la prend en charge. Configure les options ECC avant l'effacement de la mémoire. REDIRECTION entraîne l'écriture immédiate des données corrigées dans la mémoire vive. CHIPKILL fournit une mémoire de type x4 de détection/correction d'erreurs 4 bits. Active l'horloge PCI-X alignée dans 8131. |
4113 |
Initialises les périphériques NB au début du POST en fonction de la configuration de l'installation. Initialise les registres H2PCI Bridge en fonction de la configuration de l'installation. |
42C1 |
Initialise les registres des périphériques South Bridge. |
20 |
Transfère toutes les CPU à une adresse SMBASE unique. Le point d'entrée du BSP est défini sur A000:0. Si moins de 5 sockets de CPU sont présents sur la carte, tous les autres points d'entrée des CPU sont séparés par 8000h octets. Si plus de 4 sockets de CPU sont présents, les points d'entrée sont séparés par 200h octets. Le module de la CPU est chargé du transfert de la CPU à l'adresse appropriée. REMARQUE : les AP sont placés en état INIT. |
24 |
Décomprimez et initialisez tout module BIOS spécifique à une plate-forme. |
30 |
Initialise l'interruption de gestion du système. |
2A |
Initialise divers périphériques via DIM. |
2C |
Initialise divers périphériques. Détecte et initialise la carte vidéo installée sur le système équipé de mémoires mortes optionnelles. |
2E |
Initialise tous les périphériques de sortie. |
31 |
Attribue la mémoire au module ADM et le décomprime. Donne au module ADM le contrôle pour s'initialiser. Initialise les modules de langues et de polices de l'ADM. Active le module ADM. |
33 |
Initialise le module d'initialisation silencieuse. Configure la fenêtre pour l'affichage des informations (texte). |
37 |
Affiche le message d'ouverture de session, les informations de CPU, le message principal de configuration, ainsi que toute information spécifique à l'OEM. |
DEBD |
Affiche le nom du produit Sun. |
4137 |
Affiche les informations North Bridge. |
4237 |
Affiche les informations South Bridge. |
DEB8 |
Affiche le numéro de série de la lame et le numéro de version du microprogramme du processeur de service. |
38 |
Initialise divers périphériques via DIM. |
DEB1 |
Envoie au processeur de service les informations relatives à la CPU, à la version du BIOS et au DIMM. |
39 |
Initialise DMAC-1 et DMAC-2. |
3A |
Initialise la date et l'heure HTR. |
DEBD |
Recherche la quantité totale de mémoire installée sur le système. Vérifie également les touches Suppr. ou Échap. pour limiter le test de mémoire. Affiche la quantité totale de mémoire du système. |
3C |
À ce stade, le test de lecture/écriture de la mémoire vive est terminé ; programmez les trous de mémoire ou procédez aux ajustements nécessaires sur la mémoire vive par rapport au NB. Effectue un test pour déterminer si le module HT a trouvé une erreur de compatibilité entre BootBlock et la CPU pour l'environnement MP. |
40 |
Détecte les divers périphériques (ports parallèles, ports série et coprocesseur de la CPU) correctement installés sur le système et, met à jour la BDA et l'EBDA. |
50 |
Programmation du trou de mémoire ou toute implémentation nécessitant un ajustement de la taille de la mémoire vive du système. |
52 |
Met à jour la taille de la mémoire du CMOS en fonction de la quantité de mémoire détectée lors du test de mémoire. Mémoire attribué à l'EBDA (Extended BIOS Data Area, plage de données étendue du BIOS) en fonction de la mémoire de base. |
60 |
Initialise le statut NUM-LOCK et programme le taux de répétition du clavier. |
75 |
Initialise Int-13 et prépare la détection IPL. |
78 |
Initialise les périphériques IPL contrôlés par le BIOS et les Option ROM. |
7A |
Initialise les autres Option ROM. |
7C |
Génère et écrit le contenu de l'ESCD dans la NVRAM. |
84 |
Consigne les erreurs détectées pendant le POST. |
85 |
Affiche les erreurs et invite l'utilisateur à intervenir. |
87 |
Exécute l'utilitaire Setup du BIOS lorsqu'il est requis ou demandé. |
8C |
Une fois l'initialisation des périphériques terminée, programmez les paramètres programmables par l'utilisateur relatifs au NB/SB, notamment les paramètres de synchronisation, les zones impossibles à placer en mémoire cache et la capacité de mise en mémoire cache de la mémoire vive fantôme et effectue toute autre opération de programmation spécifique au NB/SB/PCIX/OEM pendant la phase terminale du POST. Le nettoyage en arrière-plan de la DRAM et des mémoires cache L1 et L2 est configuré en fonction de la configuration de l'installation. Obtention des limites de nettoyage de la DRAM de chaque nœud. Solution de l'erratum #101 appliquée ici. |
DEB1 |
Programme les ID du fournisseur du sous-système PCI et des périphériques. |
8D |
Crée les tableaux ACPI (si l'ACPI est prise en charge) |
8E |
Programme les paramètres des périphériques. Active/désactive la NMI, selon la sélection. |
8600 |
Active l'horloge de chien de garde BMC si elle a été désactivée dans l'utilitaire Setup. |
90 |
Initialisation de la phase terminale du POST de l'interruption de gestion du système. |
A0 |
Vérifie le mot de passe de l'initialisation s'il en existe un. |
A1 |
Opération de nettoyage nécessaire avant l'initialisation du système d'exploitation. |
A2 |
Se charge de la préparation de l'image d'exécution de divers modules du BIOS. Remplit la zone vide du segment F00h avec 0FFh. Initialise le tableau IRQ Routing de Microsoft. Prépare le module de langue d'exécution. Désactive, si nécessaire, l'affichage de la configuration du système. |
A4 |
Initialise le module de langue d'exécution. |
A7 |
Affiche l'écran de la configuration du système s'il est activé. Initialise les CPU avant l'initialisation, comprenant la programmation des MTRR. |
A8 |
Prépare la CPU pour l'initialisation du système d'exploitation, y compris les valeurs MTRR finales. |
A9 |
Attend, si nécessaire, la saisie utilisateur dans l'écran de configuration. |
AA |
Désinstalle le vecteur INT1Ch et le vecteur INT09h du POST. Désinitialise le module ADM. |
AB |
Prépare la BBS pour l'initialisation Int 19. |
AC |
Toute programmation spécifique aux chipsets (NB/SB0) requise au cours de la phase terminale du POST, juste avant de donner le contrôle au code d'exécution pour l'initialisation du système d'exploitation. Programmation de la capacité de mise en mémoire cache du BIOS du système (mémoire vive fantôme 0F0000h). Gère la programmation spécifique à l'OEM requise au cours de la phase terminale du POST. Copie les données spécifiques à l'OEM de POST_DSEG à RUN_CSEG. |
00 |
Fin du POST du BIOS. Prépare la CPU afin d'initialiser le système d'exploitation en copiant tout le contexte du BSP sur tous les processeurs d'application présents. REMARQUE : les AP sont placés en état CLI - HLT. |