原則として、ファブリック上で構成された LAG は、Ethernet リンクのもう一端にあるピアデバイス上の LAG 構成と一致する必要があります。次の考慮事項に注意してください。
LAG は、同じ速度の複数の物理ポートで構成されます。すべてが 1G バイトのリンクで構成されている LAG は有効ですが、異なる速度が混在する LAG を作成することはできません。
ファブリックとピア Ethernet デバイス間のリンクプロパティーが LAG の両端で一致している必要があります。例:
リンク速度 – ピア Ethernet デバイスでの自動ネゴシエーションによってリンク速度が変わる可能性があります。
全二重モード – Oracle Virtual Networking の LAG では全二重通信のみをサポートしています。
これらの設定が LAG の両端で一致している必要があります。ランタイム時の LAG ではそれらを変更できないため、LAG を作成してポートを追加する前に、それらが一致していることを確認してください。
LAG のポートがすべて同じファブリックスロット上に存在する必要があります。たとえば、スロット 5 とスロット 6 のポートから LAG を作成することはできません。
LAG のポート変更は元に戻りません。そのため、LAG 内のポートが停止した場合、トラフィックフローはハッシュアルゴリズム (LAG 内へのポートの割り当てを参照) に基づいて再マップされます。ポートが稼働状態に戻っても、最初にトラフィックをサポートしていたポートにトラフィックは戻りません。新しいトラフィックフローのみをこのポートにマップできます。